| 摘要 |
<P>Toute incompatibilité entre des opérations en pipeline (telles que disponibles dans l'unité 80386) et le dimensionnement dynamique des bus (permettant au processeur de fonctionner avec des dispositifs de 8, 16 et 32 bits) est supprimée par l'utilisation d'un décodeur d'adresses et en s'assurant que les adresses de dispositifs pour des dispositifs à possibilité d'antémémoire sont comprises dans une première plage prédéterminée et que toutes les adresses de dispositifs pour des dispositifs sans possibilité d'antémémoire ne sont pas comprises dans cette plage prédéterminée. Etant donné que par définition les dispositifs à possibilité d'antémémoire sont des dispositifs de 32 bits, le fonctionnement en pipeline n'est permis que si le décodeur d'adresses indique que l'accès se fait à un dispositif à possibilité d'antémémoire. La présente invention permet aussi d'assurer une interface appropriée entre un mécanisme DMA (commandé par une première horloge) et un sous-système de bus local CPU (commandé par une horloge entièrement différente).</P>
|
