摘要 |
Chaque transistor ou unité logique sur une tranche à circuit intégré (1) est testé avant la métallisation d'interconnexion. A l'aide de moyens CAD (conception assistée par ordinateur), la liste d'emplacements des unités logiques ou transistors est révisée pour remplacer les unités logiques défectueuses par des unités logiques sans défaut redondantes. Ensuite, la métallisation d'interconnexion est déposée et configurée sous la commande des moyens CAO. Chaque dé dans la tranche (1) possède ainsi son propre schéma d'interconnexion, bien que chaque dé soit fonctionnellement équivalent et les rendements sont beaucoup plus élevés qu'avec les méthodes de test classiques effectués à l'achèvement du circuit. Le test de l'unité logique ou du transistor est effectué par une surface de test flexible spécialement fabriquée (10) consistant dans un mode de réalisation en plusieurs couches de dioxyde de silicium flexible (104), chaque couche contenant des interconnexions (116) entre couches et des traces conductrices (17) menant à des milliers de points de sondes métalliques microscopiques (15) sur une face de la surface de test. Les points de sondes sont électriquement en contact avec les contacts (2) de la tranche (1) testés par la pression d'un fluide. Les traces de la surface du dispositif de test sont ensuite connectés, au moyen de multiplexeurs, à un processeur de signaux d'un appareil de test classique. |