发明名称 INTERRUPT CONTROL CIRCUIT FOR A MULTI-MASTER BUS
摘要 Un circuit (12) déclenché par interruption pour bus multi-maîtres reçoit des demandes d'interruption en provenance d'autres modules par un bus multi-maître (20), génère un vecteur d'interruption pour un facteur d'interruption et l'envoie à une unité centrale (22). Le circuit déclenché par interruption comprend un premier circuit conventionnel (18) générateur de vecteurs, un second circuit (16) générateur de vecteurs qui convertit un premier vecteur (N1) généré par le premier circuit générateur de vecteurs en un vecteur (N2) qui correspond au type d'interruption générée lorsque le premier vecteur (N1) correspond à un signal extérieur d'interruption. Il devient ainsi possible de générer différents vecteurs, selon le type des facteurs d'interruption en provenance d'autres modules, et il n'est plus nécessaire d'utiliser comme jusqu'à maintenant un logiciel de traitement afin de déterminer le type des facteurs d'interruption en provenance des autres modules. On réduit par conséquent le traitement requis par des logiciels, et notamment le temps système du moniteur en temps réel.
申请公布号 WO8911697(A1) 申请公布日期 1989.11.30
申请号 WO1989JP00517 申请日期 1989.05.24
申请人 FANUC LTD 发明人 OTSUKA, SHOICHI
分类号 G06F9/48;G06F13/24;(IPC1-7):G06F13/24 主分类号 G06F9/48
代理机构 代理人
主权项
地址