| 摘要 |
<P>Ce circuit est essentiellement constitué par un circuit du type composant logique programmable (de préférence reprogrammable) recevant en entrée d'un signal d'horloge CK de référence et configuré de manière à délivrer en sortie la pluralité de signaux logiques de commande d'horloge 1...n nécessaires à la commande du dispositif à transfert de charges.</P><P>Il s'agit notamment d'un composant logique programmable configuré de manière à comprendre, autour d'un bus global commun : - des premiers moyens générateurs de signaux synchronisés D1, CH, recevant en entrée ledit signal d'horloge CK et appliquant en sortie sur le bus global une succession de premières configurations binaires H représentatives du séquencement horizontal du dispositif à transfert de charges, - des seconds moyens générateurs de signaux synchronisés D2, D3, CV, recevant en entrée un signal correspondant à l'apparition d'une configuration binaire particulière parmi lesdites premières configurations binaires, et appliquant en sortie sur le bus global une succession de secondes configurations binaires V représentatives du séquencement vertical du dispositif à transfert de charges, - une pluralité de moyens séquenceurs DB, DB', B disposés en parallèle sur le bus global, ces moyens séquenceurs recevant en entrée les signaux présents sur le bus global et décodant ces signaux de manière à générer respectivement, à un instant donné fonction desdites configurations binaires H, V et dudit signal d'horloge CK, l'un desdits signaux logiques de commande .</P>
|
