| 主权项 |
1﹒用以提供一合成输出频率f。之频率合成 器,包括: 包含一可程式化除法器之合成器环路; 对此可程式化除法器提供除器数値之除法 器控制装置,此种除法器控制装置对可程 式化除法器提供变化数値供分数除法之用 ,以产生一合意输出频率f。,并且包括 第一及第二累积器装置;第一累积器装置 ,包括用于接收资料之一输入,用于改变 除値之一第一输出,以及用于对第二累积 器装置提供资料之一第二输出;以及第二 累积器装置,包括连接至第一累积器装置 之第二输出的一输入以及用于改变除値之 一输出;第一及第二累积器装置各具有一 项可变容量。 2﹒根据申请专利范围第1项所界定之频率合 成器,进一步括用于对第一及第二累积器 装置提供一补偿値之装置。 3﹒根据申请专利范围第2项所界定之频率合 成器,其中用于一补偿値之装置包括一种 记忆装置,此种记忆装置拥有供每一合意 输出频率f。用之补偿资讯。 4﹒根据申请专利范围第3项所界定之频率合 成器,其中记忆装置包含用于决定第一及 第二累积器装置之容量的容量资讯。 5﹒根据申请专利范围第1项所界定之频率合 成器,其中:每一累积器装置均包含一第 一相加器,此相加器具有第一及第二输入 ,一总和输出,及一进位输出; 一第二相加器,此相加器具有第一及第二 输入,一总和输出,及一进位输出,此第 一相加器之输出可操作地连接至第二相加 器之第一输入; 一多工器分别以第一及三输入可操作地连 接至第一及第二相加器之输出并具有一输 出;以及一门锁以一输入可操作地连接至 多工器之输出及以一输出可操作地连接至 第一相加器之第二输入; 第一相加器之第一输入包括累积器装置之 一输入,第二相加器之第二输入包括累积 器装置之一容量输入,多工器之输出包括 累积器装置之一输出,以及第一与第二相 加器之进位输出乃系合作地出累积器装置 之一进位输出组成。 6﹒用以提供一合成输出频率f。之频率合成 器,包括: 包含一可程式化除法器之合成器环路; 对可程式化除法器提供除値之除法器控制 装置,此种除法器控制置对可程式化除法 器提供变化数値供分数除法之用,以产生 一合意输出频率f。,并具有第一及第二 累积器装置; 第一累积器装置包括用于接收资料之一输 入,用于改变除値之一第一输出,以及用 于对第二累积器装置提供资料之第二输出 第一累积器装置包括用于接收资料之一输 入,用于改变除値之一第一输出,以及用 于对第二累积器装置供资料之一第二输出 提供一补偿値之装置。图示简单说明 图1为依据本发明具有杂讯补偿之频率合 成器之一方格图。 图2为图1频率合成器之除法器控制电路 之一方格图。 图3为图2补偿控制器之一方格图。 图4为图2控制逻辑之方格图。 图5为图2累积器之方格图。 图6例示依据先前技术方法之一种双累积 器合成器的频率响应实例。 图7例示本发明之频率合成器用于一种选 择波形之频率响应。 |
