摘要 |
Die Multiplizierstufen sind so aufgebaut, daß ein von ihnen erzeugtes Übertragsignal innerhalb derselben Multiplizierstufe weiterverarbeitet wird, so daß dafür keine zusätzlichen Signallaufzeiten benötigt werden. Die Multiplizier-Hauptstufe besteht aus: dem NAND-Gatter (ng), dessen einem Eingang eine Multiplikatorstelle (x..) und dessen anderem Eingang eine Multiplikandstelle (y..) zugeführt ist; dem am Ausgang des NAND-Gatters (ng) liegenden Serienschaltung aus dem Inverter (i), dem ersten und dem zweiten P-Transistors (p1, p2); dem zwischen dem Ausgang des NAND-. Gatters (ng) und dem Verbindungspunkt der beiden P-Transistoren (p1, p2) liegenden N-Transistor (n1), dessen Gate zusammen mit dem des ersten P-Transistors das Vorzeichensignal (p) zugeführt ist; dem mit seinem Gate am Gate des P-Transistors (p2) liegenden P-Transistor (p3); dem EXNOR-Gatter (xn1), dessen einer Eingang mit dem anderen Ende der Serienschaltung (i, p1, p2) und dessen anderer Eingang mit dem einen Strompfadende des P-Transistors (p3) verbunden ist, das den Übertragausgang (ca) bildet; dem am Ausgang des EXNOR-Gattes (xn1) liegenden N-Transistor (n2); dem am anderen Ende der Serienschaltung (i, p1, p2) liegenden N-Transistor (n3); dem zwischen dem positiven Pol (+u) und dem N-Transistor (n2) liegenden N-Transistor (n4); dem zwischen dem Bezugspunkt (-u) und dem N-Transistor (n3) liegenden N-Transistor (n5); dem zwischen dem N-Transistor (n5) und dem P-Transistor (p3) liegenden N-Transistor (n6); dem am N-Transistor (n6) liegenden P-Transistor (p4), deren beide Gates am Verbindungspunkt der N-Transistoren (n2, n4) angeschlossen sind; dem EXNOR-Gatter (xn2), dessen einer Eingang mit dem N-Transistor (n2) verbunden ist; dem zwischen dem Bezugspunkt (-u) und dem anderen Eingang des EXNOR-Gatters (xn2) liegenden N-Transistor (n7), dessen Gate zusammen mit denen der N-Transistoren (n4, n5) das Reset-Signal (r) zugeführt ist; dem zwischen dem Ausgang des EXNOR-Gattes (xn2) und dem Summenausgang (s) liegenden P-Transistor (p5); und dem zwischen dem anderen Eingang des EXNOR-Gatters (xn2) und dem Eingang für das Übertragsignal (ci) liegenden N-Transistor (n8), dessen Gate zusammen mit denen der P-Transistoren (p2, p3, p5) und der N-Transistoren (n2, n3, n8) das Taktsignal (t) zugeführt ist.
|