发明名称 Parametrie Galois field multiplier-adder and its use in a digital signal processor.
摘要 <p>Le multiplieur-additionneur dans les corps de Galois est paramétrable, c'est-à-dire que l'on peut choisir le corps de Galois CG(2&lt;m&gt;) dans lequel les opérations polynomiales sont réalisées, avec m au maximum égal à N, N prédéterminé par le concepteur. Il comporte : - un décodeur (10) organisé en N cellules élémentaires identiques recevant le polynôme générateur G(m:0) et fournissant le polynôme générateur sans son bit de poids faible, G(m-1:0) et un polynôme marquant le degré du polynôme générateur, DG(m-1:0), - et une matrice de calcul (20), organisée en N colonnes de cellules élémentaires identiques, recevant les polynômes A, B et C du corps de Galois CG(2&lt;m&gt;) et fournissant un résultat polynomial P = (A*B)modulo G + C. L'invention s'applique aux processeurs de traitement de signal numérique, pour les codages et décodages détecteurs et correcteurs d'erreurs par codes BCH ou RS.</p>
申请公布号 EP0333599(A1) 申请公布日期 1989.09.20
申请号 EP19890400762 申请日期 1989.03.17
申请人 THOMSON-CSF 发明人 COGNAULT, MARC;SANCHEZ, JOSE JOAQUIM;BRECHARD, DOMINIQUE
分类号 G06F11/10;G06F7/72;H03M13/00;H03M13/03;H03M13/15 主分类号 G06F11/10
代理机构 代理人
主权项
地址