FAST MULTIPLIER CIRCUIT.

摘要

Un circuit multiplicateur comprend des rangées multiples de cellules logiques. Chaque rangée présente des lignes d'entrée recevant deux nombres binaires multibits qui doivent être multipliés l'un par l'autre. Chaque cellule logique comprend une porte ET produisant des termes uniques de produit de puissance par la multiplication de deux bits provenant chacun de l'un des deux nombres. Ces cellules sont arrangées de sorte que la quantité totale de termes uniques de produit de puissance d'une puissance particulière quelconque dans les rangées respectives ne dépasse par 30 % de chacune des autres. Un sous-ensemble de cellules de chaque rangée comprend également un additionneur respectif à deux bits, et un autre sous-ensemble de cellules de chaque rangée comprend un additionneur respectif à trois bits. Ces additionneurs à deux bits et à trois bits sont interconnectés dans chaque rangée pour former un résultat intermédiaire, en parallèle avec les autres rangées, qui consiste en une somme partielle de tous les termes de produit dans la rangée ne comportant pas plus d'un report restant pour chaque bit de la somme partielle. Tous ces résultats intermédiaires sont ensuite additionnés par des additionneurs d'entrée parallèles pour obtenir le produit des deux nombres.