| 摘要 |
<P>Le circuit de la présente invention recueille un flux de données DS0 et délivre en sortie un signal de séquencement permettant de piloter des terminaux multiplexeurs. Selon la présente invention, une horloge composite 82 est verrouillée en fréquence sur une référence externe (horloge de bit et d'octet) avec, dans le mode de réalisation préféré, l'horloge de bit à 64 kHz et l'horloge d'octet à 8 kHz. Pour éviter le problème du déphasage sur les longues distances (qui limite la longueur de câble possible), la présente invention prévoit un circuit d'ajustement de phase 80 du signal de séquencement du flux numérique de bits introduisant un retard de 360degre(s), ce qui donne l'apparence d'un retard de phase nul. En introduisant un retard de phase négatif, on obtient en outre la possibilité de transmettre sur des longueurs de câbles équivalentes à des câbles s'étendant sur 0 à 450 m, par pas de 150 m.</P>
|
