| 主权项 |
l﹒一种多阶、集成的解码器,合有一以选择 初级解码器与内部初级解码器为一单元而 其选择初级解码器与每一内部初级解码器 被指派为n→l解码器的初级解码器以及 一具有多数选择解码器与内部解码器的主 要解码器,其中: (a)选择解码器的每一输出是经由一多工 器与一反相器连接; (b)视一测试容许冗余信号,选择初级解 码器的输出信号不是含有反相器的输出信 号,就是含有非反相的信号输出; (C)每一选择解码器输出的前半是经由转 换电晶体源极端末而连接到第一电位线, 每一选择解码器输出的后半则经由另外转 换电晶体的源极端末而连接到第二电位线 ;及 (d)两电位线被分别指派到彼此互相独立 的两互补位准的一者。 2﹒如申请专利范围第1项所述之多阶、集成 的解码器,其中测试信号发生在该电位线 上,且具有可选定之逻辑位准。 3﹒如申请专利范围42项所述之多阶、集成 的解码器,其中该测试信号系以其输入达 至一各别的测试辅助信号而以其源极连在 一供应电位与一参考电位间每一CMDS反相 器的输出信号。 4.如前述申讲专利范围第3项所述之多阶、 集成的解码器,其中最少有一组的输出, 最多有每一选择解码器输出的每一者,系 经由个别指派转换电晶体的源极端末而连 接到一个别的电位线上,这些个别电位线 每一者均被指派有彼此独立的两互补逻辑 位准之一。 5.如申请专利范围第4项所述之多阶、集成 的解码器,其改良系在于仅以一单一的电 位线取代该电位线,并选择地指派至此两 互补逻辑位准之一,每一该选择解码器的 每一输出系经由各别的转换电晶体的源极 端末而连到此电位线。图示简单说明: 图1系一习知解码器装置的简化方块慨 略电路图;以及 图2至图7为本发门五个功能较佳的列 举实施例之每、类似的电路图; |
