INTERCOMPUTER COMMUNICATION CONTROL APPARATUS AND METHOD.

摘要

Procédé et appareil de synchronisation et de communication de message entre des processeurs, pour une pluralité de processeurs connectés à un bus du système, où un processeur désirant envoyer un signal de commande à un autre processeur diffuse une instruction d'écriture d'entrée/sortie sur le bus du système ensemble avec l'adresse du processeur de réception et un champ de données représentatif du signal de commande à transmettre. L'appareil associé au processeur de réception comprend un décodeur qui répond à l'instruction d'écriture d'entrée/sortie pour valider un registre lorsque l'adresse transmise sur le bus concorde avec son adresse. Le registre validé reçoit les signaux de données du bus pour y inclure le signal de commande approprié représenté par les données. Les étages du registre sont connectés aux entrées associées du signal de commande de l'autre processeur. De cette manière le premier processeur peut transmettre à l'autre processeur une interruption de synchronisation du message. Le protocole de communication de message implique l'utilisation d'un réseau d'emplacement de boîtes à lettres associé aux processeurs respectivement, et situé dans une mémoire commune accessible à tous les processeurs. Un processeur désirant envoyer un message à un autre processeur introduit le message dans sa boîte à lettres ainsi que l'adresse de l'autre processeur. Le processeur qui envoie le message interrompt le processeur de réception qui lie les boîtes à lettres pour trouver la boîte à lettres avec son adresse à l'intérieur et reçoit ainsi le message.