发明名称 FAULT DIAGNOSING METHOD FOR LOGIC CIRCUIT
摘要
申请公布号 JPH01156680(A) 申请公布日期 1989.06.20
申请号 JP19870315366 申请日期 1987.12.15
申请人 TOSHIBA CORP 发明人 HIRABAYASHI KANJI
分类号 G01R31/317;G01R31/28 主分类号 G01R31/317
代理机构 代理人
主权项
地址