发明名称 |
DUAL MODE ADDER CIRCUITRY |
摘要 |
Un processeur de signaux vidéo comprend des circuits susceptibles d'être conditionnés par un signal de commande du mode de façon à fonctionner comme un seul additionneur à 16 bits ou comme deux additionneurs à 8 bits. Les circuits comprennent deux additionneurs à 8 bits dont chacun possède une borne d'entrée de report et une borne de sortie de report. La borne de sortie de report d'un des additionneurs est sélectivement couplée par une porte ET à la borne d'entrée de report de l'autre borne. La porte ET est commandée par le signal de commande de mode. Dans le mode où les circuits fonctionnent comme deux additionneurs à 8 bits, des circuits supplémntaires sont inclus afin de détecter des valeurs de sortie qui sortent de la plage de valeurs valables comprises entre zéro et 255 et afin de saturer ces valeurs non valables à zéro ou à 255. |
申请公布号 |
WO8905010(A2) |
申请公布日期 |
1989.06.01 |
申请号 |
WO1988US03817 |
申请日期 |
1988.11.03 |
申请人 |
TECHNOLOGY, INC., 64 |
发明人 |
PATTI, MICHAEL, FRANCIS;FEDELE, NICOLA, JOHN;HARNEY, KEVIN;SIMON, ALLEN, HENRY |
分类号 |
G06F7/50;G06F7/505;G06F7/506;H04N7/26 |
主分类号 |
G06F7/50 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|