Circuitry comprising a processor, at least two read/write memories and a power supply device.

摘要

Damit Ausfälle der Stromversorgungseinrichtung (SV2,SV3) für zwei parallel betreibbare Schreib-Lese-Speicher (RAM1,RAM2) nicht zu irreversiblen Schäden für den Datenverkehr führen, sind für den Betrieb der Speicher (RAM1,RAM2) zwei parallele Stromversorgungsschaltungen (SV2 und SV3) vorgesehen, die jede jeweils in der Lage sind, den Betriebsstrom eines der Speicher (RAM2) und den Bereitschaftsstrom des anderen Speichers (RAM1) zu liefern. Die Stromversorgungsschaltungen (SV1,SV2,SV3) sind durch Kondensatoren so gepuffert, daß bei einer Störung einer der Stromversorgungsschaltungen (SV1,SV2,SV3) die Ausgangsspannung von einer regulären Betriebsspannung (U2B) auf eine minimale Betriebsspannung (U2M) ab einer Schwellwertspannung (U2S) in einer Zeitspanne absinkt, die größer ist als die Zeit zum Retten der relevanten Daten in den durch eine Überwachungseinrichtung bei Absinken der Ausgangsspannung (U2) auf die Schwellwertspannung (U2S) in Bereitschaft schaltbaren Speicher (RAM1).