| 发明名称 |
LOGIC CIRCUIT ERROR SIMULATION METHOD, AND SIMULATION MODEL FOR CARRYING OUT SAID METHOD |
| 摘要 |
|
| 申请公布号 |
EP0248268(A3) |
申请公布日期 |
1989.05.10 |
| 申请号 |
EP19870107288 |
申请日期 |
1987.05.19 |
| 申请人 |
SIEMENS AKTIENGESELLSCHAFT BERLIN UND MUNCHEN |
发明人 |
KOPPE, SIEGMAR, DIPL.-ING. |
| 分类号 |
H03K19/00;G06F11/25;G06F11/26;G06F17/50;G06F19/00;H01L21/8234;H01L27/088;(IPC1-7):G06F11/26 |
主分类号 |
H03K19/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
