发明名称 积体电路之接合结构及其制造方法
摘要 一种积体电路之接合结构及其制造方法,属于一种软性构装接合结构,系于具导电性之第一垫片上形成复数个微小具导电性之第一柱状物,以及具导电性之第二垫片上形成复数个微小导电性第二柱状物,利用两边柱状物之间密度与粗细的不同,故能于接合时产生接触力量而使得接点做紧密结合,此外,也能够与导电性材料制成之纤维组织做连接,并且柱状物分布密度越大,其接合力量越强,又可将电子基板或是电子主被动元件附着于各个垫片之另一侧,此接合结构不需任何热固性高分子做补强之动作即可保有可挠之特质,具有高可靠度。
申请公布号 TWI287284 申请公布日期 2007.09.21
申请号 TW094142678 申请日期 2005.12.02
申请人 财团法人工业技术研究院 发明人 许永昱;郑智元;廖锡卿;李明林;谭瑞敏;范荣昌
分类号 H01L23/48(2006.01);H01R4/00(2006.01) 主分类号 H01L23/48(2006.01)
代理机构 代理人 许世正 台北市信义区忠孝东路5段410号4楼
主权项 1.一种积体电路之接合结构,用以接合一第一基板 与一第二基板,该接合结构包含有: 一第一垫片,附着于该第一基板上; 复数个第一柱状物,以一第一密度形成于该第一垫 片上; 一第二垫片,附着于该第二基板上;以及 复数个第二柱状物,以一第二密度形成于该第二垫 片上; 其中,该复数个第一柱状物与该复数个第二柱状物 互相穿插以接合该第一基板与该第二基板。 2.如申请专利范围第1项所述之积体电路之接合结 构,其中该第一垫片与该第一基板之间以及该第二 垫片与该第二基板之间分别更包含有一传导层,用 以传递电讯号。 3.如申请专利范围第1项所述之积体电路之接合结 构,其中各该第一柱状物以及各该第二柱状物之排 列方式系选自面阵列(area array)、外圈排列( peripheral)及个别接点排列之群组组合中之一。 4.如申请专利范围第1项所述之积体电路之接合结 构,其中该第一垫片与该第一基板之附着方式以及 该第二垫片与该第二基板之附着方式系选自直接 接合、合金回焊接合、胶合及压合之群组组合中 之一。 5.如申请专利范围第1项所述之积体电路之接合结 构,其中该第一基板以及该第二基板系为一导电性 材质。 6.如申请专利范围第1项所述之积体电路之接合结 构,其中该第一垫片以及该第二垫片系为一导电性 材质。 7.如申请专利范围第1项所述之积体电路之接合结 构,其中各该第一柱状物以及各该第二柱状物系由 一导电性材质所制造。 8.如申请专利范围第1项所述之积体电路之接合结 构,其中各该第一柱状物以及各该第二柱状物之形 状系选自柱状、锥状及钩状之群组组合中之一。 9.一种积体电路之接合结构,用以接合一基板与一 具有纤维组织之物体,该接合结构包含有: 一垫片,附着于该基板上;以及 复数个柱状物,形成于该垫片上; 其中,该复数个柱状物穿插于该纤维组织中,以接 合该基板与该具有纤维组织之物体。 10.如申请专利范围第9项所述之积体电路之接合结 构,其中该纤维组织系为一导电性纤维组织。 11.如申请专利范围第9项所述之积体电路之接合结 构,更包含有一传导层,介于该垫片与该基板之间, 用以传递该基板发送之电讯。 12.如申请专利范围第9项所述之积体电路之接合结 构,其中各该柱状物之排列方式系选自面阵列(area array)、外圈排列(peripheral)及个别接点排列之群组 组合中之一。 13.如申请专利范围第9项所述之积体电路之接合结 构,其中该垫片与该基板之附着方式系选自直接接 合、合金回焊接合、胶合及压合之群组组合中之 一。 14.如申请专利范围第9项所述之积体电路之接合结 构,其中该基板系为一导电性材质。 15.如申请专利范围第9项所述之积体电路之接合结 构,其中该垫片系为一导电性材质。 16.如申请专利范围第9项所述之积体电路之接合结 构,其中各该柱状物系由一导电性材质所制造。 17.如申请专利范围第9项所述之积体电路之接合结 构,其中各该柱状物之形状系选自柱状、锥状及钩 状之群组组合中之一。 18.一种积体电路之接合结构的制造方法,包含有下 列步骤: 提供一垫片; 于该垫片上涂布一第一光阻层; 于该第一光阻层形成复数个第一柱状凹洞; 填充一导电性材料于该复数个第一柱状凹洞中; 于该第一光阻层上涂布一第二光阻层; 于该第二光阻层形成复数个第二凹洞,该复数个第 二凹洞之位置系对应于该复数个第一柱状凹洞; 填充该导电性材料于该复数个第二凹洞中;以及 移除该第一光阻层以及该第二光阻层。 19.如申请专利范围18项所述之积体电路之接合结 构的制造方法,其中该复数个第二凹洞之形状系为 柱状。 20.如申请专利范围第18项所述之积体电路之接合 结构的制造方法,其中该复数个第二凹洞之形状系 为锥状。 21.如申请专利范围第18项所述之积体电路之接合 结构的制造方法,其中该复数个第二凹洞之宽度系 大于该复数个第一柱状凹洞之宽度。 22.如申请专利范围第18项所述之积体电路之接合 结构的制造方法,其中该复数个第一柱状凹洞以及 该复数个第二凹洞之排列方式系选自面阵列(area array)、外圈排列(peripheral)及个别接点排列之群组 组合中之一。 23.如申请专利范围第18项所述之积体电路之接合 结构的制造方法,其中该垫片系为一导电性材质。 24.如申请专利范围第18项所述之积体电路之接合 结构的制造方法,其中该移除该第一光阻层以及该 第二光阻层之步骤系利用一蚀刻方式。 图式简单说明: 第1A图和第1B图系为本发明之第一实施例之积体电 路之接合结构示意图。 第2A图和第2B图系为本发明之第二实施例之积体电 路之接合结构示意图。 第3图系为本发明之第三实施例之积体电路之接合 结构示意图。 第4图系为本发明之第四实施例之积体电路之接合 结构示意图。 第5A图系为本发明之第五实施例之与具有纤维组 织之物体做接合之结构示意图。 第5B图系为本发明之第六实施例之与具有纤维组 织之物体做接合之结构示意图。 第5C图系为本发明之第七实施例之与具有纤维组 织之物体做接合之结构示意图。 第6A图、第6B图、第6C图、第6D图、第6E图、第6F图 、第6G图、第6H图、第6I图、第6J图、第6K图、第6L 图、第6M图和第6N图为本发明之接合结构之制作流 程示意图。
地址 新竹县竹东镇中兴路4段195号