| 主权项 |
1、与输入数据同步的数字芯片，其特征是： 包含有m根数据线的用以输入数据(de)的输入母线(eb)，数据的输入由一数据输入时钟控制，並在芯片内部与一外加给此芯片的时钟信号(t)同步，此时钟信号的频率为数据输入时钟频率的一整数(n)倍； 一可复位的对所述时钟信号(t)作n分频的分频器(ft)，其输出(ci)为一方波或一占空比为1：(n-1)的矩形波信号； 第一、第二……第m数据同步器(d……)，每一个都与所述输入母线(eb)的一根所述数据线相连接，並加有所述时钟信号(t)作为同步信号； 用以测量所述时钟信号(t)相对输入数据时钟的相位的测量电路(ms)，它以所述第一数据同步器(di)的输出和所述时钟信号(t)作为输入，並将输出送到所述1/n分频器(ft)的复位输入端(rs)，以使得所述1/n分频器(ft)的输出信号脉冲(ci)尽可能地处于被同步的输入数据连续的两个状态变化的中央位置； 接有所述数据同步器(d…)的延迟级(vs…)，被所述分频器的输出(ci)控制，並产生一至少等于所述测量电路(ms)作单次相位比较所需的时间的延时； 接于每一所述延迟级(vs…)之后的传送开关(t1…tm)，所述1/n分频器(ft)的输出(ci)作用于其控制输入端。 |
