| 摘要 |
Gemäß Figur 3 wird eine aus Abtastsignalen (A1, A2) durch Unterteilung gewonnene Anzahl von Rechtecksignalen (I1...I20) einem Speicher (S) zugeführt, der eine der Anzahl der Rechtecksignale entsprechende Anzahl von bistabilen Kippstufen aufweist, die durch wenigstens ein periodisches Hilfssignal (CLK) angesteuert werden. Am Ausgang des Speichers (S) liegt eine Logik (I), die die Zustände der Kippstufen auf Zulässigkeit untersucht. Die Ausgangs-Signalzustände der Flip-Flops werden mittels eines Codewandlers (C) in einen Binär-Code (NB) umgewandelt. Der Zählerstand eines nachgeschalteten Binärzählers (Z) wird durch das vorstehend erwähnte periodische Hilfssignal (CLK) beeinflußt. Der Zählerstand wird in Form eines weiteren Binär-Codes (NZ) einem Vergleichsglied (A) zugeführt, das den Ausgangscode des Codewandlers (C) mit dem codierten Zählerstand (NZ) vergleicht und bei Abweichungen dem Binärzähler (Z) Steuersignale zuführt, die im Zusammenwirken mit dem Hilfssignal (CLK) den Zählerstand mit fester Taktfrequenz dem Binär-Code (NB) des Codewandlers (C) nachführt. Die Ausgangssignale des Binärzählers (Z) werden in einer Dekodierschaltung (OS) in einen 2-Bit Gray-Code umgewandelt, aus dem die Ausgangssignale (01 und 02) für eine Auswerteschaltung (R) gebildet werden. <IMAGE>
|
