| 摘要 |
Le processeur de données décrit (10) est destiné à être commandé par des instructions séquentielles (14), dont un nombre substantiel comprend un code d'opération sélectionné dans un ensemble de n codes de ce type et un code de qualification choisi dans un ensemble de m codes de ce type. Une mémoire (18) comportant approximativement n fois m emplacements conserve une série d'instructions (20, 26) correspondant à une combinaison consistante de code d'opération et de code de qualification. Le code de qualification peut constituer le mode d'adressage et une table de branchement (18) de 256 x 256 entrées peut être utilisée pour permettre l'accès à la série d'instructions (20, 26). Cet agencement peut être employé pour l'émulation du jeu d'instructions du microprocesseur 8088 d'Intel sur une puce 68020 de Motorola. |
