发明名称 METHOD OF LAYING OUT SEMICONDUCTOR LOGIC INTEGRATED CIRCUIT
摘要
申请公布号 JPS6481338(A) 申请公布日期 1989.03.27
申请号 JP19870237334 申请日期 1987.09.24
申请人 TOSHIBA CORP 发明人 MURAKATA MASAMI
分类号 H01L21/82;G06F17/50;H01L21/822;H01L27/04 主分类号 H01L21/82
代理机构 代理人
主权项
地址