| 主权项 |
l.一种逻辑电路图处理装置,包含有一用以 在一逻辑电路图中指定一逻辑电路或一讯 号线路的讯号指示器,以及一用以显示该 逻辑电路或讯号线路的逻辑电路图显示幕 ,特征在于:所述讯号指示器具有一原始 讯号指示机构,用以在逻辑电路图中指定 一原始讯号或一原始讯号线路;装置并安 排有一讯号追索机构,用以追索与指定之 原始讯号或原始讯号线路相关的许多讯号 线路,以及改变追索到之许多讯号线路的 显示属性使其与未追索之讯号线路不同; 以及所述逻辑电路图显示幕具有采用不同 于其他未追索之讯号线路的方式,来将追 索到之讯号线路显示出来的机构。 2.如申请专利范围第1项所述之逻辑电路图 处理装置,其中该原始讯号指定机构为一 键盘。 3.如申请专利范围第1项所述之逻辑电路图 处理装置,其中该原始讯号指定机构为一 控制鼠(mouse)。 4.如申请专利范围第1项所述之逻辑电路图 处理装置,其中该讯号线路追索机构为一 CPU,此CPU包括一记忆单元,用以 根据贮存在其内的程式来执行讯号追索操 作及显示属性改变操作,这些表均根据一 要被追索的逻辑电路而预备并贮存于记忆 单元内。 5.如申请专利范围第4项所述之逻辑电路图 处理装置,其中该网表列出讯号线路名称 ,来源节点名称,来源端点种类,目的节 点名称,目的端点种类,显示属性植及座 标之间的关系。 6.如申请专利范围第4项所述之逻辑电路图 处理装置,其中该节点表列出节点名称, 节点种类,端点种类及相关讯号线路名称 之间的关系。 7.如申请专利范围第1项所述之逻辑电路图 处理装置,其中所追索之衆多讯号线路为 指定讯号所经过之讯号线路;指定讯号线 路所连接之逻辑元件;以及与已追索之指 定讯号线路所连接的逻辑元件相连接的讯 号线路。 8.如申请专利范围第l项所述之逻辑电路图 处理装置,其中被追索之讯号线路以与未 追索之讯号线路不同的颜色来加以显示。 9.如申请专利范围第1项所述之逻辑电路图 处理装置,其中被追索之讯号线路以较未 追索之讯号线路为粗的线来显示。 10.如申请专利范围第1项所述之逻辑电路 图处理装置,其中被追索之讯号线路以一 种视觉上可与未追索之讯号线路分辨的线 来显示。 11.如申请专利范围第10项所述之逻辑电路 图处理装置,其中被追索之讯号线路以下 列方式之任意一种来显示:断线,实线, 点一断线,以及点一点一断线。 12.如申请专利范围第1项所述之逻辑电路 图处理装置,其中一讯号线路之追索开始 于指定原始讯号线路而至一逻辑闸。 13.如申请专利范围第1项所述之逻辑电路 图处理装置,其中一讯号线路之追索开始 于指定原始讯号线路而至一记忆元件。 14.如申请专利范围第1项所述之逻辑电路 图处理装置,其中一讯号线路之追索开始 于指定原始讯号线路而至一输出端。 15.如申请专利范围第1项所述之逻辑电路 图处理装置,其中一讯号线路之追索开始 于指定原始讯号线路而至一指定接续级。 16.如申请专利范围第1项所述之逻辑电路 图处理装置,其中讯号线路由一逻辑电路 之输入侧追索至输出侧。 17.如申请专利范围第1项所述之逻辑电路 图处理装置,其中讯号线路由一逻辑电路 之输出侧追索至输入侧。 18.一种处理逻辑电路图的方法,包括下列 步骤: (A)在一逻辑电路图上指定一原始讯号名称 ; (B)在网表中查出指定之原始讯号以改变对 应此指定原始讯号之显示属性; (C)在节点表中查出对应指定原始讯号之目 的节点名称以种查此对应目的节点名称 之节点种类是否为一输出端; (D)若是,结束所有步骤; (E)若否,在节点表中决定一个端点为输出 端的相关讯号线路名称: (F)在网表中查出所决定之相关讯号线路名 称以变对应此相关讯号线路名称之显示 触性値; (G)重覆上述(B)至(D)步骤,直到被决定之 节点种类为一输出端; (H)以与其他未被追索之讯号线路在视觉上 不同的方式将受指定原始讯号影响之追 索讯号线路显示出来。 19.如申请专利范围第18项所述之方法,其 中更包含下列步骤: (A)指定追索型态及显示属性値; (B)根据指定之显示属性値来改变显示属性 値; (C)检查目前之追索操作是否到达追素型态 所指定之元件; (D)若是,结束追索操作;而 (E)若否,重覆追索操作,直到追索操作结 束于指定追索型态为止。图示简单说明: 图1为本发明之逻辑电路图处理装置之 概略方块图; 图2为本发明第一实施例之讯号追索程 序之流程图; 图3为一逻辑电路范例之方块图,用以 协助说明本发明之讯号追索操作; 图4A为图3所示逻辑电路之网表,用 来追索一原始讯号; 图4B为同一逻辑电路之节点表,用以 与图4A所示之网表共同运作; 图4C为示出一显示属性范例的显示属 性表; 图5为一网表部分及节点表部分,用以 协助说明图3粗线所示讯号追索操作之范例 ; 图6为本发明第二实施例之讯号追索程 序的流程图; 图7为第二实施例显示属性之显示表; 图8A为用以协助说明追索型态「0」 (只延讯号线路追索)之一网表; 图8B为用以协助说明追索型态「1」 (追索至一正反器电路)之一网表; 图8C为用以协助说明追索型态「3」 (追索至一输出端)之一网表; |
