| 主权项 |
1.用以使位元串列信号依恒定因数定比之位 元串列信号定比装置,包括: 信号输入端,用以施加位元串列信号 ; 包含有信号组合电路串级连接之装置 ,此信号组合电路具各别之第一输入端和 输出端与串级连接相种接,其中,至少有 一位元期之延迟介入于各信号组合电路之 间,此信号组合电路具有各别之第二输入 端;及 用以使该信号输入端耦接至信号组合 电路各第二输入端之一之装置。2.根据上述申请 专利范围第l项中所述之位 元串列定比装置,其中,介入于各信号组 合电路之间之延迟包括各该信号组合电路 所固有之处理延迟。3.根据上述申请专利范围第1 项中所述之位 元串列定比装置,其中,介入于各信号组 合电路之间之延迟系由许多的信号延迟电 路所产生,每一电路产生包括1在内之整 数信号位元期之延迟,道许多延迟电路耦 接于串级连接之各信号组合电路之间。4.根据上 述申请专利范围第1项中所述之位 元串列定比装置,其散布于各信号组合电 路之间之延迟包括各信号组合电路和位元 串列延迟元件之固有处理延迟,具有整数 位元期之延迟耦合于串级连接内各信号组 合电路之间。5.根据上述申请专利范围第1项中所 述之位 元串列定比装置,其中,用以使信号输入 端种接至信号组合电路之装置包括: 第二信号输入端,用以施加第二位元 串列信号; 更进一部之信号组合电路,具有第一 和第二输入端分别种接至信号输入端和第 二信号输入端,且具有输出端; 用以使更进一步之信号组合电路至少 其输出端,及信号输入端和第二信号输入 端之一分别耦合至信号组合电路之第二输 入端之不同端之装置。6.根据上述申请专利范围 第5项中所述之位 元串列定比装置,其中包括串级连接之装 置进一步包括: 位元串列暂存器,耦合至串级连接之 输出端,且具有定时输入端用以施加定时 信号至于由其中之串级同步供输位元串列 信号;及 与所述定时输入端相耦接之装置,用 以产生庄每一样品周期内预定数目脉波系 列内出现之定时信号,此一预定数目,须 能使由所述串级连接所提供之位元串级信 号由2乘方整数有效相除。7.根据上述申请专利范 围第1项中所述之位 元串列定比装置,其中所述包括有串级连 接之装置进一步包括: 位元串列暂存器,与串级连接之一输 出端相耦接,且设有定时输入端用以施加 定时信号将来自其中串级连接之位元串列 信号同步组入;及 与所述定时输入端相耦接之装置,用 以产生在每一样品周期一系列预定数目之 脉波中出现之定时信号,此预定数目之选 择须使由串级连接所提供之位元串列信号 由2之整数乘方有效相除。图示简单说明: 图1,3和4为用以说明可利用本发明 之位元串列装置之位元串列数位处理电路之 方块图。 图2为说明图1,3和4中所示类型之 位元串列处理器之装置定时之时钟定时波形 图解,此处理器可用于本发明之定时。 图5一7为实施本发明之位元串列定比 电路方块图。 |
