Hybrid time-division multiplex switching system with an optimized buffer memory.

摘要

Le système de commutation commute des blocs de données asynchrones et/ou synchrones qui, sont chacun transmis, a priori, sporadiquement par des multiplex entrants (EO à E15) vers un ou plusieurs multiplex sortants (SO à S15). Le coût du système est réduit grâce à une unique mémoire tampon (MT) dont les cellules mémorisent indifféremment des blocs asynchrones et asynchrones et sont en nombre inférieur au produit des nombres de multiplex entrants ou sortants et de blocs par trame dans les multiplex. Un circuit de gestion d'adresse (CAE) mémorise l'état occupé ou libre de chacune des cellules de mémoire tampon afin de sélectionner en permanence l'adresse (ade) de l'une des cellules libres dans laquelle sera écrit un bloc de multiplex entrant. L'état occupé d'une cellule est signalé en réponse à un bloc entrant écrit dans cette cellule, et l'état libre de la cellule est signalé en réponse à la dernière lecture du bloc écrit, celui-ci pouvant être lu plusieurs fois lorsqu'il est à transmettre dans plusieurs multiplex sortants.