摘要 |
<p>L'invention concerne un circuit intégré comportant une mémoire programmable et effaçable électriquement dont les cellules comportent un transistor à grille flottante en série avec un transistor d'accès, qui, en vue d'éviter une altération de l'information stockée dans les transistors à grille flottante, causée par une tension de lecture excessive appliquée à la cellule, comporte d'une part une cellule supplémentaire (C0) constituée comme les autres cellules et programmée dans un état où son transistor à grille flottante (T2) ne peut pas être rendu conducteur, la grille et la source du transistor à grille flottante de la cellule supplémentaire étant à la masse, le drain et la grille du transistor d'accès recevant la tension de lecture de la mémoire, et d'autre part, un comparateur (C) à seuil relié au drain du transistor à grille flottante pour comparer la tension sur ce drain à la tension de lecture et fournir un signal en cas de baisse anormale de la tension sur le drain. Application aux circuits intégrés à mémoire.</p> |