Circuit arrangement in an integrated semiconductor circuit.

摘要

Die Schaltungsanordnung enthält einen Transfertransistor (TT) und einen Schalttransistor (ST). Beide sind von einander entgegengesetztem Leitungstyp. Der Transfertransistor (TT) ist gatemäßig mit der Versorgungsspannung (VDD) verbunden. Über den Schalttransistor (ST) wird eine getaktete Spannung (V) mit gegenüber der Versorgungsspannung (VDD) überhöhtem Spannungspegel (Vx) geschaltet. Der Substratbereich des Schalttransistors (ST) ist als Wanne (W) im Substrat der gesamten Schaltungsanordnung ausgebildet. Die Wanne ist mit einer Wannenspannung (VW) verbunden, die mindestens gleich der getakteten Spannung (V) ist. Auf diese Weise werden gefährlich hohe Spannungen zwischen den Diffusionsbereichen einerseits und dem Substratbereich des Schalttransistors (ST) andererseits vermieden.