发明名称 HIGH SPEED DATA-CLOCK SYNCHRONIZATION PROCESSOR.
摘要 La présente invention consiste à produire une horloge de données pour des circuits de traitement de données grâce à la mise au point d'un signal d'horloge optimal généré localement qui est choisi avec chaque message de données reçu. A cet effet, on utilise une horloge locale à quartz (10) qui sert d'entrée sur une ligne à retard active à prises parallèles multiples (16). Un registre (34) reçoit les divers signaux de retard, et un générateur de fenêtre (36) échantillonne (42) les entrées dans le registre de manière à traiter les niveaux échantillonnés des divers signaux d'horloge retardés. L'objectif est de détecter un niveau de transition dans l'une quelconque des phases d'horloge. Les circuits de déclenchement (26, 28) choisissent ensuite une phase d'horloge optimale ayant subi une transition dans une direction désirée pendant l'intervalle de temps où les diverses phases d'horloge étaient échantillonnées. Grâce à cette invention, la largeur de bande peut être augmentée, et la distorsion des données est réduite au minimum de sorte que le nombre de stations reliées à un bus de données prévu avec l'horloge de données de l'invention peut être substantiellement accru.
申请公布号 EP0299024(A1) 申请公布日期 1989.01.18
申请号 EP19880900944 申请日期 1987.12.30
申请人 GRUMMAN AEROSPACE CORPORATION 发明人 AVANEAS, NAPOLEON, G.
分类号 H04L7/02;F02D41/22;F02D41/24;F02D41/28;F02D45/00;H04L7/033;(IPC1-7):H04L7/02 主分类号 H04L7/02
代理机构 代理人
主权项
地址