Power-on reset circuit for integrated circuit in MOS-technology.

摘要

La présente invention concerne un circuit de remise sous tension pour assurer le démarrage d'un circuit intégré en technologie MOS. Ce circuit est constitué par des premiers moyens (1) formés d'un oscillateur (4) et d'un élévateur de tension (5) pour générer à partir d'une tension d'alimentation (V<Sub>cc</Sub>) une tension (V<Sub>ccp</Sub>) supérieure à la dite tension d'alimentation et un deuxième moyen (2) pour mesurer l'écart entre la tension d'alimentation et la tension générée et pour générer un signal (S) de mise sous tension lorsque l'écart atteint un seuil donné.

Application notamment aux circuits intégrés contenant des bascules.