| 摘要 |
Zum Absichern von Daten in Speichereinheiten einer Datenverarbeitungsanlage kann zu einer achtbitstelligen Dateneinheit (DE) ein erster vierbitstelliger Kontrollcode (ECC) derart gebildet werden, daß bei geeigneter Bitverteilung innerhalb dreier vierbitstelliger Speichermodule (GR1 bis GR3) innerhalb jedes Speichermoduls alle Einzelbitfehler korrigierbar und alle Zweibitfehler erkennbar sind, und ein vom ersten Kontrollcode abhängiger zweiter vierbitstelliger Kontrollcode derart gebildet werden, daß bei gleicher Bitverteilung in den Speichermodulen (GR1 bis GR3) in jedem Speichermodul alle Kombinationen von Bitfehlern und damit auch Gesamtausfälle eines Speichermoduls erkennbar sind. Aufgrund einer besonderen Eigenschaft der der Bildung der Kontrollcodes zugrundeliegenden Prüfmatrizen können die Kontrollcodes, wenn den Dateneinheiten (DE) ein Paritätsbit (PB) beigeordnet ist, vorteilhafterweise auch in Abhängigkeit von dem Paritätsbit (PB) gebildet werden, wobei umgekehrt aus dem Kontrollcode des Paritätsbit (PB) ebenso vorteilhaft zurückgewonnen werden kann. Bei Einbeziehung des Paritätsbits (PB) in die Kontrollcodes kann eine Paritätsbitprüfung beim Übergang von paritätsbitgesicherten Daten in ECC-codegesicherte Daten entfallen.
|
