| 摘要 |
Steuerprozessor für die digitale Signalverarbeitung, der neben einer hohen Taktrate eine weitgehend parallele und gleichzeitige Daten-Weitergabe und -Verarbeitung aufweist. Ein Zwischenspeicher (r) ist in die Datenverbindung zwischen einem Datenspeicher (m) und einer ALU (u) mittels mindestens dreier Datenbusse (d1, d2, d3) so eingefügt, daß innerhalb einer Taktsignalperiode alle erforderlichen Datenbewegungen einer Zwei-Adress-Operation für die OLU (u) auf diesem Zwischenspeicher (r) ausgeführt werden und gleichzeitig dazu eine Datenbewegung zwischen Datenspeicher (m) und Zwischenspeicher (r) ausgeführt wird. Die Steuerung der Datenbewegungen und deren Verarbeitung erfolgt durch eine Steuereinheit (st), wobei das Programm fest segmentweise abgespeichert ist. Die Anwendung der Pipeline-Technik innerhalb der Steuereinheit (st) ermöglicht eine hohe Verarbeitungsgeschwindigkeit. Die Anwendung der verzögerten Verzweigung wird durch die Skip-Technik ergänzt. Ein Scheduler (sc) ermöglicht eine extern oder intern angeforderte Programmablaufänderung, wenn das im Ablauf befindliche Programmsegment beendet ist.
|
