摘要 |
<P>LA PRESENTE INVENTION CONCERNE UN DISPOSITIF DE DETECTION DU NIVEAU HAUT D'UNE TENSION V EN TECHNOLOGIE MOS.</P><P>CE CIRCUIT EST CONSTITUE PAR UNE SOURCE DE TENSION REALISEE PAR AU MOINS UN TRANSISTOR MOS DE TYPE P ET UN TRANSISTOR MOS DE TYPE N(TP1,... TPN, TN1) ET DELIVRANT UNE TENSION DE SORTIE VA TELLE QUE OAVTN SI VC ET VA V-C, SI VC, VTN ETANT LA TENSION DE SEUIL DU TRANSISTOR DE TYPE N ET C ETANT UNE TENSION SENSIBLEMENT CONSTANTE ET PAR UN MOYEN TP0, TN2, TN3, TN6, TP5, TN2, TN3, I POUR DELIVRER EN SORTIE UN NIVEAU LOGIQUE QUI BASCULE LORSQUE LE NIVEAU HAUT DE LA TENSION V DEPASSE UN SEUIL PREDETERMINE, CE MOYEN ETANT CONNECTE A LA SOURCE DE TENSION.</P><P>APPLICATION AUX MEMOIRES EPROM OU EEPROM.</P>
|