AN ARRAY PROCESSOR FOR PERFORMING DIGITAL DIVISION

摘要

Le processeur vectoriel décrit (fig. 2) sert à mettre en application un algorithme itératif de division sans restauration, dans lequel chaque itération de l'algorithme est effectuée par une cellule séparée (10). La mise en application utilise une structure régulière simple employant des registres intérieurs de largeur minimum (14, 18). Le dividende est décalé à gauche et le diviseur est ajouté au dividende sous une forme avec complément de deux ou sans complément en fonction de la valeur d'un bit de quotient formé précédemment. Le nombre de cellules (10) est égal au nombre d'itérations et à la largeur du quotient binaire.