| 发明名称 |
DISPOSITIF D'ARBITRAGE D'ACCES A MEMOIRE DIRECT |
| 摘要 |
<P>DANS UN SYSTEME D'ORDINATEUR AYANT A LA FOIS DES UNITES PERIPHERIQUES COMPORTANT LEUR PROPRE SYSTEME D'ARBITRAGE D'ACCES A UN CANAL DMA ET DES UNITES PERIPHERIQUES N'AYANT PAS DE SYSTEME PROPRE D'ARBITRAGE, UNE UNITE D'ARBITRAGE SEPAREE COMMANDEE DIRECTEMENT PAR L'UNITE CPU PERMET D'ARBITRER LES UNITES PERIPHERIQUES N'AYANT PAS DE SYSTEME D'ARBITRAGE. L'UNITE CPU PEUT AINSI ATTRIBUER LIBREMENT DIFFERENTS NIVEAUX D'ARBITRAGE A CES UNITES PERIPHERIQUES ET PEUT INDIQUER A L'UNITE D'ARBITRAGE QU'ELLE DOIT ARBITRER SIMULTANEMENT A DES NIVEAUX D'ARBITRAGE DIFFERENTS OU POUR DEUX CANAUX DMA OU PLUS.</P>
|
| 申请公布号 |
FR2613096(A1) |
申请公布日期 |
1988.09.30 |
| 申请号 |
FR19870017529 |
申请日期 |
1987.12.08 |
| 申请人 |
IBM |
发明人 |
IAN A. CONCILIO;CHESTER A. HEATH;LONG D. NGUYEN;JEFFREY A. HAWTHORNE;JORGE EDUARDO LENTA |
| 分类号 |
G06F13/28;G06F13/30;G06F13/362;G06F13/374;(IPC1-7):G06F13/30 |
主分类号 |
G06F13/28 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
