| 摘要 |
Système arithmétique rapide à virgule flottante comprenant une unité arithmétique rapide à virgule flottante (100) comportant une mémoire de données (3) qui stocke des blocs de commandes d'entrée, ladite unité (100) comprenant en outre une unité opérationnelle (10) fonctionnant à haute vitesse suivant un bloc de commandes stocké dans la mémoire de données (3) et stockant de nouveau les résultats de l'opération dans la mémoire de données (3); un processeur hôte (200) envoie des blocs de commandes à l'unité arithmétique rapide à virgule flottante (100) pour lire les données de l'opération. Une quantité de blocs de commandes sont stockés dans les régions de la mémoire de données (3) indiquées par le processeur hôte (200). Chaque bloc de commandes comprend des informations sur la région de la mémoire de données (3) qui stocke les prochains blocs de commandes devant être exécutés. L'unité opérationnelle (10) se rapporte à ces informations pour exéctuer successivement l'opération en fonction de la quantité de blocs de commandes stockés. |
