Integrated circuit with latch-up protective circuit in complementary MOS circuit techniques.

摘要

Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik und einem Substratvorspannungsgenerator (16), der das p(n)-Halbleitersubstrat (1), in das eine n(p)-Wanne (2) eingefügt ist, auf eine negative (positive) Substratvorspannung legt. Zur Vermeidung von "Latch-up"-Effekten verbindet eine elektronische Schutzschaltung erst eine ZeitΔT nach dem Einschalten der integrierten Schaltung den Strompfad zur Ladung des Kondensators.