Process for producing interconnecting lines and interlevels via crossings in an integrated circuit.

摘要

Procédé de réalisation d'interconnexions et de croisements entre niveaux de métallisation d'un circuit intégré dans lequel la formation d'un premier niveau métallique (a) est suivie du dépôt d'une première et d'une deuxième couche isolantes (b et c), d'une gravure sélective de la deuxième couche isolante vis à vis de la première (d), de la planarisation de la structure ainsi obtenue par une couche sacrifiée (e), de la gravure de cette couche sacrifiée jusqu'au niveau de la deuxième couche isolante (f), de la gravure sélective entre ces différentes couches de façon à déboucher sur le premier niveau métallique en regard d'une métallisation et à assurer simultanément l'isolement entre niveaux métalliques en regard d'un croisement (g), et enfin de la réalisation du second niveau métallique (h). Ce procédé de quasi autoalignement élimine une étape photolithographique et assure un gain appréciable en densité d'intégration et en fiabilité du circuit. Application aux circuits intégrés à plusieurs niveaux de métallisation.