Method and circuit for writing and reading packet-oriented data signals in a buffer memory.

摘要

Nach dem Feststellen einer Paketanfangsbitkombination (pab) in ankommenden, paketorientierten Datensignalen (d) wird das Einlesen der Datensignale (d) in den Pufferspeicher (PS) und nach einer vorgegebenen Verzögerungszeit das Auslesen der Datensignale (d) initialisiert und nach dem Feststellen einer Paketendebitkombination (peb) und/oder einer füllinformationsanzeigenden Bitkombination (pfb) am Dateneingang (PSE) des Pufferspeichers (PS) das Einlesen der Datensignale (d) beendet. Nach dem Feststellen einer Paketendebitkombination (peb) oder einer füllinformationsanzeigenden Bitkombination (pfb) am Datenausgang (PSA) des Pufferspeichers (PS) oder bei Gleichheit der Ein- und Ausleseadresse, vorausgesetzt am Datenausgang (PSA) des Pufferspeichers (PS) wurde eine Paketendebitkombination (peb) und/oder eine füllinformationsanzeigende Bitkombination (pfb) festgestellt, wird das Auslesen beendet.