| 摘要 |
Die Schaltungsanordnung weist eine Speicheranordnung (FIFO) auf, in welche die Datensignale bildende Datensignalbits zu durch eine erste Taktimpulsfolge festgelegten Einschreibzeitpunkten einschreibbar und aus welcher diese Datensignalbits zu durch eine zweite Taktimpulsfolge festgelegten Auslesezeitpunkten auslesbar sind. Eine Überwachungseinrichtung (Z, FF, G1 bis G3) stellt dabei periodisch wiederholt ein Prüfbit bereit, welches parallel zu den Datensignalbits in die Speicheranordnung einschreibbar bzw. aus dieser auslesbar ist. Diese Überwachungseinrichtung gibt bei ihrer Initialisierung das Auslesen von zuvor in die Speicheranordnung eingeschriebenen Datensignalbits derart verzögert frei, daß im Anschluß daran zwischen den in die Speicheranordnung eingeschriebenen und ausgelesenen Prüfbits eine vorgegebene Phasenbeziehung besteht. Bei Überschreiten einer bestimmten vorgegebenen Änderung dieser Phasenbeziehung gibt die Überwachungseinrichtung ein Steuersignal ab, welches die Speicheranordnung hinsichtlich des Auslesens von Datensignalbits und Prüfbits zeitlich begrenzt sperrt. Durch dieses Sperren wird die festgelegte Phasenbeziehung zwischen eingeschriebenen und ausgelesenen Prüfbits zumindest annähernd wieder eingestellt.
|
