| 主权项 |
1.一种半导体装置,具有多层构造之焊垫电极,该半 导体装置包含: 一半导体基板; 一下电极层,形成于该半导体基板上; 一覆盖绝缘膜,形成于该下电极层上,其中该覆盖 绝缘膜具有一开口,俾以暴露出至少一部份之该下 电极层,在该覆盖绝缘膜之开口的侧壁设置一阶梯 部,该开口在该阶梯部之阶梯表面的上面部位之尺 寸大于该开口在该阶梯表面的下面部位之尺寸;及 一上电极层,形成于该下电极层经由该开口而暴露 出来之该部位上,该上电极层是由具有抗腐蚀性的 材料所制成,以防止腐蚀性物质腐蚀该下电极层, 且该上电极层叠在该阶梯部的该阶梯表面上。2. 如申请专利范围第1项之半导体装置,其中该覆盖 绝缘膜包含一氮化矽膜和在该氮化矽膜上形成的 磷矽玻璃(PSG)膜,该阶梯部之阶梯表面是该氮化矽 膜的表面部位。3.如申请专利范围第1项之半导体 装置,其中该覆盖绝缘膜包含一PSG膜。4.如申请专 利范围第1项之半导体装置,其中该下电极层包含 一含铝之金属膜,且该上电极层包含一具有抗腐蚀 性的金属膜,以防止铝被腐蚀性物质所腐蚀。5.如 申请专利范围第4项之半导体装置,其中该上电极 层包含一TiNiAg膜。6.如申请专利范围第1项之半导 体装置,其中更包含一藉由导电胶连接至该上电极 层上的高导电性金属板。7.如申请专利范围第6项 之半导体装置,其中该导电胶是银胶,该导电板是 铜板。8.如申请专利范围第6项之半导体装置,其中 该焊垫电极是一功率MOSFET之源极焊垫电极。9.如 申请专利范围第1项之半导体装置,其中该焊垫电 极是一MOSFET之源极焊垫电极。10.一种半导体装置 制造方法,该半导体装置是具有多层构造之焊垫电 极,该方法包含: 准备一半导体基板; 形成一下电极层于该半导体基板上; 形成一覆盖绝缘膜于该下电极层上; 形成一开口于该覆盖绝缘膜内,俾以暴露出至少一 部份之该下电极层,其中在该覆盖绝缘膜之该开口 的侧壁设置一阶梯部,该开口在该阶梯部之阶梯表 面的上面部位之尺寸大于该开口在该阶梯表面的 下面部位之尺寸;及 形成一上电极层于自该开口暴露出来之下电极层 之该部位上,其中该上电极层是由具有抗腐蚀性的 材料所制成,以防止腐蚀性物质腐蚀该下电极层, 且该上电极层叠在该阶梯部的该阶梯表面上。11. 如申请专利范围第10项之半导体装置制造方法,其 中在该覆盖绝缘膜内形成一开口,俾以暴露出至少 一部份之该下电极层,包含: 形成一光阻膜于该覆盖绝缘膜上,该光阻膜具有一 第一开口;且 利用该光阻膜当作一蚀刻遮罩,对该覆盖绝缘膜施 予等向性蚀刻,其中对于该光阻膜之该第一开口的 该覆盖绝缘膜施予侧边蚀刻; 其中形成一上电极层于自该开口暴露出来之下电 极层之该部位上,系藉由剥落法达成,其中该光阻 膜当作一遮罩使用。12.如申请专利范围第10项之 半导体装置制造方法,其中该覆盖绝缘膜包含一氮 化矽膜和一PSG膜; 其中形成该覆盖绝缘膜于该下电极层上,包含: 形成该氮化矽膜于该下电极层上;及 形成该PSG膜于该氮化矽膜上; 其中形成一开口于该覆盖绝缘膜内,俾以暴露出至 少一部份之该下电极层,包含: 形成一具有第一开口之光阻膜于该PSG膜上; 利用该光阻膜当作一蚀刻遮罩,对该PSG膜施予等向 性蚀刻,俾以在该PSG膜内形成一第二开口,其中在 该第二开口之底部部位露出至少一部份之该氮化 矽膜,且对于该光阻膜之该第一开口的该PSG膜施予 侧边蚀刻;及 利用该光阻膜当作一蚀刻遮罩,对该氮化矽膜施予 电浆蚀刻,俾以在该氮化矽膜内形成一第三开口, 其中该下电极之至少一部份在该第三开口的底部 部位暴露出来,该第三开口小于该第二开口,并且 该阶梯部之该阶梯表面藉由该氮化矽膜之上表面 形成,该氮化矽膜藉由该PSG膜之该第二开口而暴露 出来;且 其中形成一上电极层于自该覆盖绝缘膜之该开口 暴露出来之下电极层之该部位上,包含: 在该下电极层所露出的部位上、该阶梯表面之至 少一部份上、和光阻膜上,沉积一做为该上电极层 之材料;且 利用剥落法,移除该光阻膜上的该材料沉积的部分 ,其中沉积在该下电极层所暴露出来的部份与该阶 梯部上的材料并没有被移除,藉此形成该上电极层 。13.如申请专利范围第10项之半导体装置制造方 法,其中该覆盖绝缘膜包含一氮化矽膜和一PSG膜; 其中形成该覆盖绝缘膜于该下电极层上,包含: 形成该氮化矽膜于该下电极层上; 形成一具有第一开口之第一光阻膜于该氮化矽膜 上,利用该第一光阻膜当作一蚀刻遮罩,对该氮化 矽膜施予电浆蚀刻,俾以在该氮化矽膜内形成一第 二开口; 移除该第一光阻膜;及 形成该PSG膜于该氮化矽膜上,俾以填入该氮化矽膜 之该第二开口; 其中形成一开口于该覆盖绝缘膜内,俾以暴露出至 少一部份之该下电极层,包含: 形成一具有第三开口之第二光阻膜于该PSG膜上,其 中该第三开口大于该第二开口;且 利用该第二光阻膜当作一蚀刻遮罩,对该PSG膜施予 等向性蚀刻,俾以在该PSG膜内形成一第四开口,其 中对于该第二光阻膜之该第三开口的该PSG膜施予 侧边蚀刻,该第四开口大于该第二开口,藉由该第 二和第四开口,暴露出该下电极之至少一部份,藉 由该PSG膜的该第四开口所露出的该氮化矽膜之上 表面部位,形成该阶梯部之该阶梯表面; 其中形成一上电极层于自该覆盖绝缘膜之该开口 暴露出来之下电极层之该部位上,包含: 在该下电极层所露出的部位上、该阶梯表面之至 少一部份上、和该光阻膜上,沉积一做为该上电极 层之材料;且 利用剥落法,移除该光阻膜上的该材料沉积的部分 ,其中沉积在该下电极层所暴露出来的部份与该阶 梯表面上的材料并没有被移除,藉此形成该上电极 层。14.如申请专利范围第10项之半导体装置制造 方法,其中,在该下电极层形成该覆盖绝缘膜中,在 该下电极层上形成一当作该覆盖绝缘膜之PSG膜; 其中在该覆盖绝缘膜内形成一开口,俾以暴露出该 下电极层之至少一部份,包含: 形成一具有第一开口之第一光阻膜于该PSG膜上; 利用该第一光阻膜当作一蚀刻遮罩,对该PSG膜施予 蚀刻,俾以在该PSG膜内形成一渠沟,其中,该下电极 层并未暴露于该渠沟之底部部位内; 移除该第一光阻膜; 形成一具有第二开口之第二光阻膜于该PSG膜上,其 中该第二开口之尺寸大于该渠沟;及 利用该第二光阻膜当作一蚀刻遮罩,对该PSG膜施予 等向性蚀刻,俾以在该渠沟之底部部位暴露出至少 一部份之该下电极层,其中对于该第二光阻膜之该 第二开口的该PSG膜施予侧边蚀刻,在该暴露出来的 PSG膜之侧边表面形成该阶梯部之阶梯表面; 其中形成一上电极层于自该覆盖绝缘膜之该开口 暴露出来之下电极层之该部位上,包含: 在该下电极层所露出的部位上、该阶梯表面之至 少一部份上、和该第二光阻膜上,沉积一做为该上 电极层之材料;且 利用剥落法,移除该第二光阻膜上的该材料沉积的 部分,其中沉积在该下电极层所暴露出来的部份与 该阶梯表面上的材料并没有被移除,藉此形成该上 电极层。15.如申请专利范围第10项之半导体装置 制造方法,其中该下电极层包含一含铝之金属膜, 且该上电极层包含一具有抗腐蚀性的金属膜,以防 止铝被腐蚀性物质所腐蚀。16.如申请专利范围第 15项之半导体装置制造方法,其中该上电极层包含 一TiNiAg膜。17.如申请专利范围第10项之半导体装 置制造方法,更包含:在形成该上电极层之后,在藉 由该开口所暴露出来的该下电极层之部位上,一高 导电性金属板藉由导电胶连接至该上电极层上。 18.如申请专利范围第17项之半导体装置制造方法, 其中该导电胶是银胶,该导电板是铜板。19.如申请 专利范围第17项之半导体装置制造方法,其中该焊 垫电极是一功率MOSFET之源极焊垫电极。20.如申请 专利范围第10项之半导体装置制造方法,其中该焊 垫电极是一MOSFET之源极焊垫电极。图式简单说明: 图1是一局部放大剖面图,依据本发明之第一装置 之实施例,概略地显示出一具有UMOS构造的MOSFET 100 。 图2是图1的MOSFET之概略平面图。 图3A-3C是局部放大剖面图,依据第一方法实施例,说 明在图1之MOSFET 100的制造程序中所得到之构造。 图4A-4C是局部放大剖面图,依据第一方法实施例,说 明在如图3A-3C中所示之构造后,在图1之MOSFET 100的 制造程序中所得到之构造。 图5A-5C是局部放大剖面图,依据第二方法实施例,说 明在图1之MOSFET 100的制造程序中所得到之构造。 图6A-6C是局部放大剖面图,依据第二方法实施例,说 明在如图5A-5C中所示之构造后,在图1之MOSFET 100的 制造程序中所得到之构造。 图7是一概略的局部放大剖面图,依据本发明之第 二装置实施例,该图显示出一具有UMOS构造的MOSFET 200。 图8A-8C是局部放大剖面图,依据第三方法实施例,说 明在图7之MOSFET 200的制造程序中所得到之构造。 图9A-9C是局部放大剖面图,依据第三方法实施例,说 明在如图8A-8C中所示之构造后,在图7之MOSFET 200的 制造程序中所得到之构造。 图10是依据本发明之剖面图,当该MOSFET被封装时,显 示出所使用的一电极萃取构造。 图11是图10之电极萃取构造之平面图。 图12是使用在半导体装置中的习知焊垫电极构造 之局部放大剖面图。 图13A和13B是局部放大剖面图,说明在如图12中所示 之习知焊垫电极构造的制造程序中所得到的构造 。 图14A-14C是局部放大剖面图,说明在如图13A和13B中 所示之构造后,在图12所示之习知焊垫电极构造的 制造程序中所得到之构造。 |
