| 主权项 |
1.一种电晶体装置,其包含: 一半导体基板;及 一闸极,其在该半导体基板内扩展,一闸极介电质 位于该闸极上,一对源极/汲极区域相对于该闸极 之相对侧面而配置,且一通道区域位于该半导体基 板内。 2.如请求项1之装置,其中该闸极介电质、该对源极 /汲极区域、及该通道区域位于该半导体基板内。 3.如请求项1之装置,其中闸极介电质之一整体,该 对源极/汲极区域之一整体及该通道区域之一整体 位于该半导体基板内。 4.如请求项1之装置,其中该闸极围绕该通道区域。 5.如请求项1之装置,其中该通道区域位于该半导体 基板内该对源极/汲极区域下方一定高度处。 6.如请求项1之装置,其中该闸极围绕该通道区域且 其中该闸极围绕该对源极/汲极区域之一者。 7.如请求项1之装置,其中该半导体基板包含单晶矽 。 8.如请求项1之装置,其进一步包含并入一动态随机 存取记忆体(DRAM)装置中之电晶体。 9.如请求项1之装置,其进一步包含一资料储存元件 ,其系电耦接至该电晶体装置以形成一记忆体单元 ,该记忆体单元在该半导体基板上包含一约4F2之面 积,其中F表示光微影界定之特征的一最小特征大 小。 10.一种电晶体装置,其包含: 一半导体基板,其包含一上表面; 一对源极/汲极区域,其位于该半导体基板内; 一通道区域,其位于该半导体基板内且大体上相对 于该半导体基板之该上表面垂直地扩展;及 一闸极,其位于该对源极/汲极区域之间。 11.如请求项10之装置,其中该通道区域在该对源极/ 汲极区域之一者的下方直接扩展。 12.如请求项10之装置,其中该通道区域在该对源极/ 汲极区域之一者的下方直接扩展,且其中该闸极位 于该半导体基板内且该闸极围绕该通道区域并围 绕该对源极/汲极区域之一者。 13.如请求项10之装置,其中该半导体基板包含单晶 矽。 14.如请求项10之装置,其进一步包含并入一DRAM装置 中之该电晶体装置。 15.如请求项10之装置,其进一步包含一资料储存元 件,其系电耦接至该对源极/汲极区域之一者以形 成一记忆体单元,该记忆体单元在该半导体基板上 包含一约4F2之面积,其中F表示光微影界定之特征 的一最小特征大小。 16.一种半导体构造,其包含: 一导电柱,其自一半导体基板之一上表面向上扩展 ; 一源极/汲极区域,其位于该半导体基板内该导电 柱下方且与该导电柱电耦接; 一电晶体通道,其在该源极/汲极下方扩展;及 一闸极,其位于该半导体基板内邻近该电晶体通道 。 17.如请求项16之构造,其中该导电柱包含一磊晶矽 柱。 18.如请求项16之构造,其中该源极/汲极区域包含一 汲极区域。 19.如请求项16之构造,其进一步包含与该导电柱电 耦接之一电容器。 20.如请求项16之构造,其中该构造包含一电晶体,且 进一步包含将该电晶体并入一记忆体单元结构中, 其中该导电柱将该电晶体电耦接至一电容器。 21.如请求项16之构造,其中该半导体基板大体上水 平地定位且该电晶体通道大体上垂直地扩展。 22.如请求项16之构造,其中该半导体基板包含单晶 矽。 23.如请求项16之构造,其进一步包含: 另一源极/汲极,其系位在该电晶体通道对面邻近 该闸极;及 一资料储存元件,其系电耦接至该导电柱以形成一 记忆体单元,该记忆体单元在该半导体基板上包含 一约4F2之面积,其中F表示光微影界定之特征的一 最小特征大小。 24.一种形成一半导体构造之方法,其包含: 提供一半导体基板; 形成一开口至该半导体基板中; 在该开口内在该半导体基板上形成一氧化物膜; 在该氧化物膜上提供导电闸极材料且充填该开口; 在该半导体基板内在该闸极材料之相对侧面上形 成一对扩散区域;及 界定一通道区域,其在该半导体基板内大体上垂直 地扩展。 25.如请求项24之方法,其进一步包含: 形成一电容器;且 将该电容器电耦接至该对扩散区域之一者。 26.如请求项24之方法,其进一步包含: 形成一磊晶柱,其在该对扩散区域之一者上自该半 导体基板向上扩展; 在该半导体基板上形成一电容器;及 将该电容器电耦接至该磊晶柱。 27.一种垂直电晶体结构,其包含: 一矽基板; 一通道区域,其系界定于该矽基板内且大体上相对 该矽基板垂直地扩展; 一第一源极/汲极区域,其位于该通道区域上方一 定高度处; 一闸极,其位在该矽基板内侧向邻近该通道区域处 ; 一第二源极/汲极区域,其位于该通道区域对面在 该闸极之一侧面上;及 其中该第一源极/汲极区域包括一自该矽基板向上 扩展之磊晶柱。 28.如请求项27之结构,其中该矽基板包含单晶矽。 29.如请求项27之结构,其中该第一源极/汲极区域包 含一汲极区域。 30.如请求项27之结构,其中该闸极围绕该通道区域 。 31.如请求项27之结构,其中该闸极围绕该第一源极/ 汲极区域。 32.如请求项27之结构,其中该闸极围绕该通道区域 且围绕该第一源极/汲极区域。 33.如请求项27之结构,其中该第一源极/汲极区域位 于该矽基板上。 34.如请求项27之结构,其中该第一源极/汲极区域位 于该矽基板内。 35.如请求项27之结构,其中该矽基板包含一上表面, 且其中该第一源极/汲极区域包含自该上表面扩展 并在该上表面下方一定高度处的一部分,且包含自 该上表面扩展并在该上表面上方一定高度处的另 一部分。 36.如请求项27之结构,其中该第一源极/汲极区域包 含位于该矽基板内的一扩散区域。 37.如请求项27之结构,其中该第一源极/汲极区域之 一部分包含位于该矽基板内的一扩散区域,且其中 该第一源极/汲极区域之另一部分包含自该矽基板 向上扩展的一磊晶柱。 38.如请求项27之结构,其进一步包含自该矽基板向 上扩展且电耦接至该第一源极/汲极区域的一磊晶 柱,且其中该磊晶柱包含用于该垂直电晶体的一电 接点。 39.如请求项27之结构,其进一步包含自该矽基板向 上扩展且直接地处于该第一源极/汲极区域之上的 一磊晶柱,且其中该磊晶柱包含用于该垂直电晶体 的一电接点。 图式简单说明: 图1为一半导体构造之概略性顶部平面片段图,其 为本发明之一示范性态样的一初步处理阶段。 图2为图1片段沿线2-2截取的一横截面图。 图3为展示图1片段在图1之处理阶段之后的处理阶 段之图。 图4为图3片段沿线4-4截取的一横截面图。 图5为展示图3片段在图3之处理阶段之后的处理阶 段之图。 图6为图5片段沿线6-6截取的一横截面图。 图7为图5片段旋转90度之图。 图8为图7片段沿线8-8截取的一横截面图。 图9为展示图5片段在图5之处理阶段之后的处理阶 段之图。 图10为图9片段沿线10-10截取的一横截面图。 图11为图9片段旋转90度之图。 图12为图11片段沿线12-12截取的一横截面图。 图13为展示图9片段在图9之处理阶段之后的处理阶 段之图。 图14为图13片段沿线14-14截取的一横截面图。 图15为图13片段旋转90度之图。 图16为图15片段沿线16-16截取的一横截面图。 图17为展示图13片段在图13之处理阶段之后的处理 阶段之图。 图18为图17片段沿线18-18截取的一横截面图。 图19为图17片段旋转90度之图。 图20为图19片段沿线20-20截取的一横截面图。 图21为展示图17片段在图17之处理阶段之后的处理 阶段之图。 图22为图21片段沿线22-22截取的一横截面图。 图23为图21片段旋转90度之图。 图24为图23片段沿线24-24截取的一横截面图。 图25为展示图21片段在图21之处理阶段之后的处理 阶段之图。 图26为图25片段沿线26-26截取的一横截面图。 图27为图25片段旋转90度之视图。 图28为图27片段沿线28-28截取的一横截面图。 图29为展示图25片段在图25之处理阶段之后的处理 阶段之图。 图30为图29片段沿线30-30截取的一横截面图。 图31为图29片段旋转90度之图。 图32为图31片段沿线32-32截取的一横截面图。 图33为展示图29片段在图29之处理阶段之后的处理 阶段之图。 图34为图33片段沿线34-34截取的一横截面图。 图35为图33片段旋转90度之图。 图36为图35片段沿线36-36截取的一横截面图。 图37为展示图33片段在图33之处理阶段之后的处理 阶段之图。 图38为图37片段沿线38-38截取的一横截面图。 图39为图37片段旋转90度之图。 图40为图39片段沿线40-40截取的一横截面图。 图41为展示图37片段在图37之处理阶段之后的处理 阶段之图。 图42为图41片段沿线42-42截取的一横截面图。 图43为图41片段旋转90度之图。 图44为图43片段沿线44-44截取的一横截面图。 图45为展示图41片段在图41之处理阶段之后的处理 阶段之图。 图46为图45片段沿线46-46截取的一横截面图。 图47为图45片段旋转90度之图。 图48为图47片段沿线48-48截取的一横截面图。 图49为一半导体构造在本发明之一示范性实施例 之最终处理阶段的横截面片段图,该最终处理阶段 为在图45-48之处理阶段之后的一处理阶段。 图50为图49片段旋转90度之图。 |
