发明名称 |
具有自补模块时延的集成电路逻辑 |
摘要 |
一种集成电路(IC),包括至少一个组合逻辑电路。所速组合逻辑电路包括制造参数对单元晶体管的影响互相补偿的两种类型的逻辑块单元。所述两种类型可以是具有为接触间距的场效应晶体管(FET)栅极的密集单元,和具有比接触间距更宽的FET栅极的隔离单元。由散焦印刷的FET栅极造成的密集单元时延变化由隔离单元时延变化所抵消。 |
申请公布号 |
CN100456306C |
申请公布日期 |
2009.01.28 |
申请号 |
CN200510006811.3 |
申请日期 |
2005.01.28 |
申请人 |
国际商业机器公司 |
发明人 |
彭尼特·古普塔;邢福仑;龚成基;丹尼尔·L·奥斯塔普克 |
分类号 |
G06F17/50(2006.01);H01L21/82(2006.01) |
主分类号 |
G06F17/50(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
付建军 |
主权项 |
1.一种集成电路,包括至少一个组合逻辑路径,所述至少一个组合逻辑路径包含多个逻辑块,至少所述逻辑块之一是第一种类型的单元,其中至少一个所述第一种类型的单元包括至少一个扎结的场效应晶体管,至少所述逻辑块的另一个是第二种类型的单元,对所述第一种类型的单元具有第一作用和对所述第二种类型的单元具有与第一作用相反的制造参数,所述多个逻辑块的每一个包含一个或多个场效应晶体管;其特征在于所述第一种类型的单元是密集单元类型,场效应晶体管栅极以接触间距在每一所述密集单元内,所述第二种类型的单元是隔离单元类型,场效应晶体管栅极以比所述接触间距更大的间距在每一所述隔离单元内。 |
地址 |
美国纽约 |