| 摘要 |
<P>L'INVENTION PROPOSE UNE ARCHITECTURE PERFECTIONNEE DE MEMOIRE, TROUVANT UNE APPLICATION PARTICULIERE DANS LES SYSTEMES D'ORDINATEUR UTILISANT DES TECHNIQUES DE MEMOIRE VIRTUELLE.</P><P>UN PROCESSEUR30 FOURNIT DES ADRESSES DE LIGNE ET DE COLONNE POUR ATTEINDRE DES DONNEES MEMORISEES DANS UNE RAM DYNAMIQUE. UN COMPARATEUR43, 48 COMPARE L'ADRESSE DE LIGNE VIRTUELLE COURANTE A L'ADRESSE DE LIGNE PRECEDENTE MEMORISEE DANS UN REGISTRE A VERROUILLAGE. EN CAS DE CORRESPONDANCE, UN CIRCUIT DE COMMANDE DE CYCLE55 APPLIQUE L'ADRESSE DE COLONNE A LA DRAM, ET APPLIQUE UN SIGNAL CAS TEL QUE L'ADRESSE SOUHAITEE SOIT ATTEINTE DANS LA MEMOIRE SANS QU'IL SOIT BESOIN D'APPLIQUER A NOUVEAU L'ADRESSE DE LIGNE. SI LES ADRESSES DE LIGNE NE CORRESPONDENT PAS, LE CIRCUIT DE COMMANDE DE CYCLE MET EN ROUTE UN CYCLE COMPLET DE RECHERCHE MEMOIRE ET APPLIQUE A LA FOIS LES ADRESSES DE LIGNE ET DE COLONNE A LA DRAM, AINSI QUE LES SIGNAUX RAS ET CAS RESPECTIFS, ET MET A JOUR LE CONTENU DU REGISTRE A VERROUILLAGE.</P><P>LES DONNEES MEMORISEES SUR LA MEME LIGNE DE LA DRAM PEUVENT ETRE ATTEINTES A DES VITESSES DE QUATRE A CINQ FOIS SUPERIEURES A CELLES NECESSAIRES POUR L'ACCOMPLISSEMENT D'UN CYCLE COMPLET DE RECHERCHE MEMOIRE.</P>
|
