| 摘要 |
Circuit logique à trois états comportant une porte logique sur une puce à semi-conducteurs, qui comporte un premier et un deuxième conducteur (10h, 10i), des résistances respectives reliées aux conducteurs (10e, 10f), des bornes pour recevoir les signaux d'entrée, et des transistors pour engendrer des signaux de sortie complémentaires sur le premier et le deuxième conducteur en faisant passer des courants respectifs par les résistances en fonction logique des signaux d'entrée, les signaux de sortie ayant des niveaux de tensions élevée et basse VH et VL; un circuit de commande (12a, 12d) disposé sur la puce, ayant une première borne reliée au premier conducteur, une deuxième borne reliée au deuxième conducteur, et une borne de commande pour recevoir le signal de commande, un circuit de commutation agencé dans le circuit de commande, qui répond au signal de commande en faisant passer des courants de commande identique par les résistances respectives, ainsi que vers la première et la deuxième borne afin d'abaisser les niveaux de tension à la fois sur le premier et le deuxième conducteur d'au moins VH-VL; ainsi qu'un premier et un deuxième transistor d'attaque (11a, 11b) de la puce et connectés respectivement au premier et au deuxième conducteur qui commandent des courants complémentaires élevé et faible au moyen de la puce en réponse aux niveaux de tension VH et VL, et qui commandent seulement le courant faible au niveau de la puce en réponse aux niveaux abaissés. |
