首页
产品
黄页
商标
征信
会员服务
注册
登录
全部
|
企业名
|
法人/股东/高管
|
品牌/产品
|
地址
|
经营范围
发明名称
SIMULATED GENERATION SYSTEM FOR BIT ERROR SEQUENCE ON DIGITAL COMMUNICATION LINE
摘要
申请公布号
JPS631125(A)
申请公布日期
1988.01.06
申请号
JP19860142757
申请日期
1986.06.20
申请人
RADIO RES LAB
发明人
SASAOKA SHUICHI
分类号
H04L1/24
主分类号
H04L1/24
代理机构
代理人
主权项
地址
您可能感兴趣的专利
SISTEMA DI COMANDO.
ELEMENTO MODULARE PER LA COSTRUZIONE DI BASI O PANNELLI.
KINDER-SCHALENLIEGE
DREHSTANGENVERSCHLUSS FUER EINE ABKLAPPBARE BORDWAND VON LASTFAHRZEUGEN
CHEESE MOULD
INDUSTRIAL BACTERICIDAL AND BACTERIOSTATIC PROCESS
NEMATOCIDE
MATRIX TYPE DISPLAY UNIT
HETEROCYCLIC DERIVATIVES OF GUANIDINE
Kanister
INFRAROT - MELDER
KABINE, INSBESONDERE SAUNA-KABINE IN SELBSTBAUWEISE
BEFESTIGUNGSANKER FUER DIE ABSCHALUNG VON DECKEN ODER BOEDEN
LIEGEMOEBEL
VORRICHTUNG ZUR TROCKNUNG FRISCHER FARBAUFDRUCKE AUF TEXTILEN MATERIALIEN
VORRICHTUNG ZUR AUFNAHME UND ABFUEHRUNG VON SCHMUTZWASSER
PLASTIKVERSTAERKTE MUENZEINFASSUNG
VORRICHTUNG NACH ART EINER PRESSE ZUR HERSTELLUNG DRUCKDICHTER FLANSCHVERBINDUNGEN ZWISCHEN ZWEI WERKSTUECKEN
ROLLADEN, INSBESONDERE FUER MOEBEL
SCHALTSPERRE FUER TREIBSTANGENBESCHLAEGE AN FENSTERN ODER TUEREN