发明名称 SISTEMA DE INTERCONEXION DE POSTES DE MEMORIA.
摘要 <p>MODIFICACIONES EN EL SISTEMA DE INTERCONEXION DE POSTES DE MEMORIA. CONSISTENTES EN QUE: EL CIRCUITO DE TRANSFERENCIA ESTA ACOPLADO AL CIRCUITO DE EXCITACION POR MEDIOS OPTOELECTRONICOS; LOS CIRCUITOS DE TRATAMIENTO Y DE MEMORIZACION DE LOS POSTES ESTAN ACOPLADOS AL CIRCUITO DE EXCITACION POR MEDIOS OPTOELECTRONICOS; LOS ELEMENTOS DE ENLACE COMPRENDEN VARIAS CADENAS, EN LAS CUALES ESTAN MONTADOS POSTES DE MEMORIA, COMPRENDIENDO CADA CADENA UN CIRCUITO DE EXCITACION Y UN CIRCUITO DE TRANSFERENCIA ALIMENTABLES POR UNA FUENTE DE CORRIENTE; CADA POSTE DE MEMORIA ES UN POSTE DE ESTACIONAMIENTO DE PAGO QUE COMPRENDE ELEMENTOS PARA CONTAR UNA SUMA DE MONEDAS INTRODUCIDAS EN EL POSTE Y MEDIOS PARA CALCULAR UNA HORA LIMITE DE ESTACIONAMIENTO SIENDO INTRODUCIDA DICHA HORA LIMITE EN LA MEMORIA.</p>
申请公布号 ES8708263(A1) 申请公布日期 1987.12.16
申请号 ES19250005564 申请日期 1986.06.23
申请人 FLONIC 发明人
分类号 G07B15/02;G07F5/18;H04L12/42;(IPC1-7):G07C1/30;G05B15/00 主分类号 G07B15/02
代理机构 代理人
主权项
地址
您可能感兴趣的专利