Method of simulating a disruption fault in a logic FET circuit, and arrangments for carrying out said method.

摘要

Verfahren zur Simulation eines Unterbrechungsfehlers in einer Logikschaltung mit Feldeffekttransistoren, bei dem ein Simulationsmodell (6) verwendet wird, das eine fehlerbedingte Signalspeicherung durch eine Ausgangsstufe (8) berücksichtigt. Diese hält beim Auftreten eines vom Fehler beeinflußten Signals am Ausgang (9) einer Nachbildungsstufe (7) die Durchschaltung des unmittelbar vorher dort aufgetretenen Signals an den Simulationsmodellausgang (10) aufrecht. Zur Berücksichtigung von Umladungsvorgängen in der realen Logikschltung wird diese Durchschaltung nach einer vorgebbaren Zeitspanne aufgehoben.