| 摘要 |
Logische Schaltung mit einer Mehrzahl von auf einem dotierten Halbleiterkörper (4) integrierten Feldeffekttransistoren (T1, T3). Zur Erhöhung der Fehlertoleranz ist an wenigstens einem Schaltungseingang (E1) eine schleifenförmig in sich geschlossene Gateleitung (9) vorgesehen, die mit diesem Schaltungseingang (E1) leitend verbunden ist und so ausgebildet ist, daß die Gateelektroden der über den Schaltungseingang anzusteuernden Feldeffekttransistoren (T1, T3) durch Teile der Gateleitung (9) gebildet werden.
|
