发明名称 Method for manufacturing an edge masking of gate electrodes of MOS-transistors having low doped drain connection zones.
摘要 Die Herstellung der aus Silizium bestehenden Flankenmaskierschichten (11a, 11b) (2. spacer) erfolgt nach der Strukturierung der Gate-Elektroden ( 7, 8) durch ganzflächige Abscheidung einer Siliziumschicht aus der Gasphase auf die vorher mit einer Oxidschicht (16, 17, 18) bedeckten Gates (7, 8) und Source/Drain-Diffusionsbereiche (13, 14) und Rückätzen der Siliziumschicht bis auf die an den Flanken der Gatestrukturen (7, 8) verbliebenen SiliziumÄtzresiduen (11a, 11b). Diese Siliziumspacer (11a, 11b) haben gegenüber den bekannten Oxidspacern den Vorteil, daß bei ihrer Erzeugung keine Dünnung des Feldoxids (3) und keine Schädigung des Siliziumsubstrates (1, 4, 5, 9) auftritt. Durch das Verfahren nach der Lehre der Erfindung ist die Möglichkeit gegeben, bei der Herstellung von CMOS-Schaltungen die Kanallängen und die Source/Drain-Diffusionsprofile der n- und p-Kanal-Transistoren unabhängig voneinander einzustellen, indem der Siliziumspacer (11a, 11b) nach der n<+>-Implantation (13) entfernt wird und so der spacer (11a, 11b) nur für die n-KanalTransistoren genutzt wird. Figur 5
申请公布号 EP0240781(A2) 申请公布日期 1987.10.14
申请号 EP19870103847 申请日期 1987.03.17
申请人 SIEMENS AKTIENGESELLSCHAFT 发明人 ENDERS, GERHARD, DIPL.-PHYS.;MOHR, ERNST-GUENTHER, DIPL.-PHYS.
分类号 H01L27/092;H01L21/336;H01L21/8238;H01L29/78 主分类号 H01L27/092
代理机构 代理人
主权项
地址