| 摘要 |
<p>L'invention concerne un compteur binaire stable. Un compteur selon l'invention comprend une pluralité de compteurs élémentaires montés en cascade. Chaque compteur élémentaire est formé par un demi-additionneur (A1) ayant deux entrées (B1, C1), une sortie "somme" (S1) et une sortie "retenue" R1. La sortie "somme" (S1) est connectée à l'entrée d'une bascule maitre-esclave (M1 E1), dont la sortie (Q1) est rebouclée sur une entrée du demi-additionneur (A1). Les bascules maitre (M1) et esclave (E1) sont commandées par les deux formes complémentaires (HM et HE = ??) d'un unique signal d'horloge. La sortie "retenue" (R1) d'un demi-additionneur (A1) est connectée sur l'entrée (B2) du demi-additionneur (A2) suivant. Application aux compteurs synchrones et aux diviseurs de fréquence, plus particulièrement en hyperfréquences et sous forme de circuit intégré.</p> |
