发明名称 |
Integrated field-effect transistor delay line for digital signals. |
摘要 |
Zur kontinuierlichen Einstellung der Verzögerungszeit dieser Verzögerungsleitung besteht sie aus gleichartigen Stufen (1,n) und enthält pro Stufe einen üblichen CMOS-Inverter (c), dem auf der P-Kanal-Transistor-Seite ein P-Kanal-Konstantstrom-Transistor (pc) und auf der N-Kanal-Transistor-Seite ein N-Kanal-Konstantstrom-Transistor (nc) in Serie geschaltet ist. Die N-Kanal-Konstantstrom-Transistoren sind Bestandteil eines N-Kanal-Mehrfach-Stromspiegels (nm) und ebenso die P-Kanal-Konstantstrom-Transistoren eines P-Kanal-Mehrfach-Stromspiegels (pm). Sämtliche Transistoren der beiden Stromspiegel können untereinander gleiche und einem einstellbaren Referenzstrom (i) gleiche Ströme führen.
|
申请公布号 |
EP0236525(A1) |
申请公布日期 |
1987.09.16 |
申请号 |
EP19860103301 |
申请日期 |
1986.03.12 |
申请人 |
DEUTSCHE ITT INDUSTRIES GMBH |
发明人 |
O'LEARY, PAUL |
分类号 |
H03K5/00;H03K5/13;H03K19/003;H03K19/0948;(IPC1-7):H03K5/13 |
主分类号 |
H03K5/00 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|