发明名称 |
Method for the operation of a fault-protected and highly available multiprocessor central controller of a switching system. |
摘要 |
Verfahren zum Betrieb einer fehlergesicherten Multiprozessor-Zentralsteuereinheit eines Vermittlungssystems, bei welcher mehrere zentrale Prozessoren(CP, IOC), sowie ein zentraler Speicher(CMY) parallel an ein zentrales Bussystem(B:CMYO/B:CMYl) angeschlossen sind. Die Prozessoren enthalten gedoppelte, - abgesehen von einem evtl. tolerierten gewissen Schlupf - mikrosynchron parallel betriebene Prozessorbaueinheiten(PU) und eigene Fehlererkennungsschaltungen, sowie einen eigenen lokalen Speicher(LMY), in dessen ROM-Teil jeweils Teilprogramme für die eigene Überprüfung des betreffenden Prozessors(CP, IOC), gespeichert sind. Nach nach einem durch zumindest eine der Fehlererkennungsschaltungen(V) eines Prozessors(z.B. CPx) in dem betreffenden Prozessor(CPx) festgestellten Fehler - zumindest wenn er nicht ohne weiteres korrigierbar ist - veranlaßt zunächst die Fehlererkennungsschaltung(V in CPx) die Abtrennung des betreffenden Prozessors(CPx) vom Bussystem (B:CMY0/B:CMY1) sowie den Start des Lesens des für eine solche Störung im des lokalen Speichers(LMY) gespeicherten Fehlerdiagnose-Programmschnittes. Danach beginnen die beiden Prozessorbaueinheiten(PU) dieses Prozessors(CPx) das Abarbeiten dieses Fehlerdiagnose-Programmabschnittes zur Lokalisierung und/oder Typisierung des Fehlers.
|
申请公布号 |
EP0236803(A1) |
申请公布日期 |
1987.09.16 |
申请号 |
EP19870102240 |
申请日期 |
1987.02.17 |
申请人 |
SIEMENS AKTIENGESELLSCHAFT BERLIN UND MUNCHEN |
发明人 |
BITZINGER, RUDOLF, DIPL.-ING;ENGL, WALTER, DIPL.-ING;HUMML, SIEGFRIED;SCHREIER, KLAUS, DIPL.-ING |
分类号 |
G06F11/10;G06F11/16;G06F11/22;H04M3/24;H04Q3/545;(IPC1-7):H04Q3/545 |
主分类号 |
G06F11/10 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|